EPYC Venice Zen 6 của AMD: bản 9996 nhanh hơn đến 93% so với thế hệ trước

EPYC Venice là dòng CPU máy chủ đầu tiên dùng kiến trúc Zen 6 của AMD, IPC tăng 27% so với Zen 5 và mật độ nhân trên mỗi CCD cũng tăng mạnh.

Zen 6 mở rộng nền tảng của Zen 5

EPYC Venice là dòng chip đầu tiên mang kiến trúc Zen 6. Tom's Hardware đã thử nghiệm 2 mẫu trong nhiều tuần để so với Vera của Nvidia. Theo đánh giá này, Zen 6 không phải bản tối ưu nhỏ của Zen 5 mà cũng không thiết kế lại hoàn toàn. AMD vặn hầu hết các "núm chỉnh" lên mức cao nhất. Dòng Olympic Ridge dành cho người dùng phổ thông dự kiến ra mắt vào năm tới.

Phần nhân tính toán dùng tiến trình N2P của TSMC, bản N2 đã tối ưu thêm 5% hiệu năng. So với N3E, N2P nhanh hơn 18% ở cùng mức điện năng, hoặc giảm 36% điện năng ở cùng tốc độ. Bên trong lõi, bộ thực thi vector được thiết kế lại và hỗ trợ gốc lệnh FP16 bên cạnh độ chính xác 32-bit. Bộ lập lịch số nguyên được tách ra để nhiều lệnh hơn được xử lý cùng lúc. Op cache tăng lên 6.75K mục từ 6K và phát được 18 micro-op mỗi chu kỳ thay vì 12. Tệp thanh ghi đa dụng tăng từ 240 lên 352 mục.

Con số IPC tăng trung bình 27% so với Zen 5 là điểm nhấn của AMD, áp dụng cho tác vụ doanh nghiệp, đám mây và AI. Cần lưu ý đây là kết quả khi so Zen 5 ở xung cố định với Zen 6c 16 nhân. Kiến trúc mới cũng hướng đến trung tâm dữ liệu, nên không nên xem mức tăng này là đúng cho mọi loại tác vụ.

CCD, IOD và nền tảng SP7, SP8

Thay đổi lớn nhất nằm ở mật độ CCD. Zen 6 có tối đa 12 nhân mỗi CCD, tăng từ 8 nhân của Zen 5, với 48 MB bộ nhớ đệm L3. Xung tối đa tăng từ 5 GHz lên 5.3 GHz. Zen 6c đạt 32 nhân, gấp đôi Zen 5c và L3 mỗi nhân tăng từ 2 MB lên 4 MB, nên tổng L3 của CCD là 128 MB, gấp 4 lần Zen 5c. Xung tối đa của Zen 6c cũng tăng từ 3.7 GHz lên 4.1 GHz.

Một con chip có tối đa 8 CCD, tức 256 nhân Zen 6c hoặc 96 nhân Zen 6 thường trên nền tảng SP7. Socket SP7 lớn hơn SP5 một chút, 76 x 80 mm so với khoảng 72 x 75 mm. Venice dùng 2 IOD thay vì 1 nên mỗi socket có 16 kênh bộ nhớ, hỗ trợ MRDIMM đến 12,800 MT/s ở cấu hình 1DPC. Với RDIMM, mức tối đa là 8000 MT/s. Nền tảng chứa được đến 8 TB bộ nhớ mỗi socket, băng thông đạt 1.6 TB/s với MRDIMM và 1 TB/s với RDIMM. Về kết nối, SP7 hỗ trợ PCIe 6.0 tốc độ 64 Gbps mỗi làn, với 96 làn ở cấu hình 1P và tối đa 128 làn ở 2P.

Nền tảng SP8 chọn hướng ngược lại, đổi kênh bộ nhớ lấy làn PCIe. Socket nhỏ hơn, 62.5 x 80 mm, chỉ có 8 kênh bộ nhớ nhưng vẫn hỗ trợ MRDIMM đến 12,800 MT/s. Băng thông bộ nhớ vì vậy còn 819 GB/s với MRDIMM và 512 GB/s với RDIMM. Bù lại, SP8 có 128 làn PCIe 6.0 mỗi socket, lên đến 192 làn ở cấu hình 2P. Cả 2 nền tảng đều hỗ trợ CXL 3.1. AMD cũng giới thiệu dòng Verano dùng Zen 6 trên nền tảng LPDDR5X với SOCAMM2 có thể thay thế.

Hiệu năng và tính năng quản lý điện

Về hiệu năng, EPYC 9996 có 256 nhân với 1024 luồng ở cấu hình 2P, nhanh hơn 93% so với máy 2P EPYC 9965 (768 luồng) trong phép thử SPEC CPU 2026 intrate throughput. Bản EPYC 9686F tối ưu xung nhịp mạnh ở điện toán khoa học và HPC, là đối thủ của Vera cho đến khi Verano ra mắt vào năm tới. AMD cho rằng Venice đi trước đối thủ một thế hệ. Theo Tom's Hardware, Granite Rapids-AP của Intel hiếm khi lọt vào cuộc so sánh, còn Vera giữ được một số vị trí cạnh tranh. Intel dự kiến tung Diamond Rapids vào năm tới để cân bằng lại cuộc chơi.

Venice còn có vài tính năng giúp vận hành dễ hơn. UPP (Unified Power Provisioning) tính đến tổng điện năng của cả nền tảng rồi phân bổ theo tác vụ. AMD cho biết mức 830 watt cho 16 máy chủ có thể giảm còn 706 watt cho 18 máy chủ, tức giảm 15% điện năng cấp phát và tăng số máy trên mỗi rack. UBPS (Utilization Based Power Scaling) co giãn điện năng theo tải thực tế. FAST (Frequency Adaptive Spectrum Technology) dùng dữ liệu đo từ nền tảng và chính sách trong firmware để chỉnh xung trong giới hạn điện và nhiệt cho phép. AMD mô tả FAST cho phép 2 mức hiệu năng trong cùng 1 socket.

Nguồn: Tom's Hardware

Kiểm duyệt bởi: Hero Association